 数字集成电路IC设计工程师培训班 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧，最终使学员达到能独立完成中等规模电路模块的前端设计水平。模拟前端设计当中建模、模拟、验证、优化，以及模拟电路设计中的测试电路技术和可测性设计技术和最新的亚微米CMOS电路设计技术，通过多个专题实验帮助学员熟悉模拟设计流程，提升学员分析、设计、优化、测试电路的能力。
|
| 培训目标 |
帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成ASIC/SOC中等模块的设计。
|
| 入 学 要 求 |
| 有数字电路设计和硬件描述语言的基础或自学过相关课程。。 |
| 班 级 规 模 及 环 境 |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
| 上 课 时 间 和 地 点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
最近开课时间(周末班/连续班/晚班）：IC设计工程师培训班：具体开班时间欢迎咨询在线客服，视教育质量为生命！ |
| 学 时 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
| 最 新 优 惠 |
|
◆在读学生凭学生证，可优惠500元。 |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
| .质.量.保.障. |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
| 集成电路IC设计工程师培训班 |
本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
|
|
第一阶段 集成电路前端设计 |
1.逻辑设计理论
2.Verilog语言
3.VHDL语言
4.数字电路验证
1)验证平台的建立
2）功能测试
5.设计综合（synthesys）
6.扫描链生成
7.仿真测试
1）DFT
2)ATPG
8.静态时序分析(STA)
9.数字前端全流程设计工具
10.相关工艺库文件计算机操作系统UNIX应用；
11.数字电路逻辑设计；
12.硬件描述语言HDL和逻辑综合初步；
13.集成电路设计导论及流程；
14.半导体器件原理及集成电路概论；
|
17.CMOS VLSI设计原理；
18.
数字系统设计与FPGA现成集成；
19.可测性设计；
|
20.RTL验证；
静态时序分析（STA）；
逻辑综合（Logic Synthesis）；
可测性设计（DFT）；
IP Based设计；
软硬件协同设计仿真；
Matlab系统设计
21.项目实战：
1）RTL coding
2)状态机中断处理
3）testbench 建立
4）Testcase创建
22.项目实战二：
1）RTL coding
2)通讯数据协议E1
3)异步电路处理
4）算法
5）CPU控制
6）Testbench建立和testcase
7)综合和DFT
8)STA |
|
第二阶段 数字集成电路后端设计 |
|
1.Floor plan
2.电源规划
3.布局、摆放
4.时钟树
5.布线
6.RC extraction
7.静态时序分析（STA）
8.验证
1)DRC
2)lvs
3)erc
9.项目实战
10.数字后端全流程设计工具
11.相关工艺库文件
12.半导体器件原理及集成电路概论；
13.集成电路设计导论及流程；
14.版图设计知识；
15.版图设计工具及使用方法；
16.项目设计实践 |
|
17.CMOS集成电路设计原理；
18.ASIC设计导论；
19.IC布局布线设计；
20.版图验证和提取；
21.可测性设计；
22.项目设计实践。 |
|
23.Top-Down设计流程；
24.Full-Customer设计流程；
25.标准单元库设计；
26.单元库的各种库文件；
27.各种单元的功能，结构和版图。 |
|
第三阶段 |
Synopsys DC（Design Compiler） 综合
1，综合的概念
2，综合库与工具介绍
3，工作环境的设立和关键命令
4，综合前的准备工作
5，芯片逻辑代码和流片厂库的结合
6，综合的过程
7，
综合后网表的导出
8，时序SDC的导出
9，Synopsys DC 为Cadence Encounter工具所做的准备工作。
10，快速综合TCL脚本使用技巧
Cadence Encounter 布局布线
1.网表和工程库的结合
2，环境变量的设置和关键命令
3,布局布线前的准备工作
4，Synopsys DC工具和Cadence Encounter工具的衔接和配合
2.Floor plan
3.电源规划
4.布局、摆放
5.时钟树
6.布线
Cadence Virtuos 芯片焊盘和封装
1，环境变量的设置和关键命令
2，库的导入
3，快速建立工作环境的方法
4，焊盘库和工艺库的建立
5，Encounter def文件的导入
6，Encounter和Virtuoso的配合
7，芯片文件的导入
8，焊盘和封装的仿真
9，焊盘、封装与芯片的管脚规划
10，连线技巧
Synopsys PT（PrimeTime） 验证仿真
1，环境变量的设置
2，关键命令
3，仿真验证过程
4，仿真验证报告的产生
5，快速验证技巧
6，TCL脚本的使用技巧
技巧和总结提高
1、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
2、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
3、可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
4、静态时序分析技术
基于Synopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理过程和常用的时序分析方法。
项目实践：
本课程专题实验是构造一个ARM9的处理器，
ARM9芯片后端设计整个流程项目实战演练，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。
1.架构及设计流程
2.CPU核
1）指令
2）指令流水
3）数据缓冲和指令缓冲
4）内部数据ram和指令RAM
5)使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程。
|
15921673576
1299983702
总部李老师